eng
Выпуск #8/2024
А. Э. Габдрахманов, Е. Н. Рыбачек, Е. М. Еганова, Д. В. Рязанцев, Н. В. Комарова, А. Е. Кузнецов
Формирование ячеек памяти захвата заряда на ловушках типа SONOS
Формирование ячеек памяти захвата заряда на ловушках типа SONOS
Просмотры: 1205
DOI: 10.22184/1993-7296.FRos.2024.18.8.598.607
В данной работе предложен процесс создания ячейки памяти типа SONOS с улучшенной
структурой в рамках КМОП маршрута по технологическим нормам 1,5 мкм
с возможностью интеграции в кремниевую фотонику. Полученная память обладает
напряжением записи 12 В и стирания –13 В. Скорость записи составляет 80 мс.
Окно памяти составляет более 3 В при рабочем окне в 2 В.
В данной работе предложен процесс создания ячейки памяти типа SONOS с улучшенной
структурой в рамках КМОП маршрута по технологическим нормам 1,5 мкм
с возможностью интеграции в кремниевую фотонику. Полученная память обладает
напряжением записи 12 В и стирания –13 В. Скорость записи составляет 80 мс.
Окно памяти составляет более 3 В при рабочем окне в 2 В.
Формирование ячеек памяти захвата заряда на ловушках типа SONOS
А. Э. Габдрахманов 1, Е. Н. Рыбачек 2, Е. М. Еганова 1, Д. В. Рязанцев 1, Н. В. Комарова 1, А. Е. Кузнецов 1
Дизайн Центр «Гетерогенная интеграция»,
Институт нанотехнологий микроэлектроники РАН, Москва, Россия
Научно-производственный комплекс «Технологический центр», Зеленоград, Москва, Россия
В данной работе предложен процесс создания ячейки памяти типа SONOS с улучшенной структурой в рамках КМОП маршрута по технологическим нормам 1,5 мкм с возможностью интеграции в кремниевую фотонику. Полученная память обладает напряжением записи 12 В и стирания –13 В. Скорость записи составляет 80 мс. Окно памяти составляет более 3 В при рабочем окне в 2 В.
Ключевые слова: энергонезависимая память, память захвата заряда на ловушках, SONOS, электрофизические характеристики ячейки памяти, кремниевая фотоника
Статья получена: 14.11.2024
Статья принята: 28.11.2024
ВВЕДЕНИЕ
В современном мире с каждым годом возрастает потребность в устройствах с энергонезависимой памятью (NVM – non-volatile memory). В ряде случаев востребованы устройства с высокой энергоэффективностью или радиационной стойкостью, которые не характерны для классической флэш-памяти [1, 2]. В связи с этим возникает необходимость в разработке альтернатив классической флэш-памяти. Появление кремниевой фотонной технологии позволяет расширить возможность использования энергонезависимой памяти в области оптической сигнализации, модуляции, переключении, фильтрации и других областях [3, 4] для создания фотонной памяти, резонаторов и интерферометров. Фотонное хранение данных значительно повысило бы производительность в существующих вычислительных архитектурах за счет сокращения задержек, связанных с электрической памятью, и потенциального устранения оптоэлектронных преобразований. Кроме того, использование энергонезависимой памяти захвата заряда в нанофотонных резонаторах позволило бы осуществить их настройку резонанса путем изменения концентрации свободных носителей заряда в кремниевом слое наноразмерных волноводов [3].
В классической флэш-памяти используются ячейки на основе плавающего затвора [5]. Альтернативой им являются ячейки памяти захвата заряда на ловушках [4, 5]. Также некоторые авторы выделяют как отдельный подтип нанокристаллическую память [5].
Память с «плавающим» затвором (Floating Gate, FG) является наиболее распространенным решением [2, 5], хотя FG-память хуже по многим характеристикам, чем память с захватом заряда [5]. Ее доминирование на рынке NVM устройств обусловлено более ранним ее появлением, большим количеством исследований с ее внедрением в производство и последующей коммерциализацией, а также простым принципом хранения [5]. Ячейка памяти с плавающим затвором представляет собой МОП-транзистор, в котором стандартный затворный диэлектрик состоит из поликремневого слоя, зажатого между двух диэлектриков, в котором и хранится заряд [6, 7]. На рис. 1а представлена условная схема стандартной ячейки такой памяти.
В памяти с захватом заряда на ловушках (Charge Trapping Memory), в отличие от FG памяти для хранения заряда, используется слой диэлектрика [5], например, нитрида кремния [1, 6]. Сам заряд при инжекции или туннелировании захватывается ловушками. Пример структуры такой ячейки памяти представлен на рис. 1b. У такой памяти есть ряд преимуществ перед FG памятью, а именно [1,5]:
устойчивость к радиации благодаря улавливанию заряда на ловушках по сравнению с устройствами FG, в которых заряд хранится в объеме поликремния.
Для формирования ячеек памяти захвата заряда на ловушках могут быть использованы разные материалы, характеристики которых соответствуют функции каждого из слоев ячейки. Память типа SONOS (Silicon-Oxide-Nitride-Oxide-Silicon, [8]) является классическим вариантом памяти захвата заряда на ловушках [1, 6]. Ячейка такой памяти представляет собой транзистор с измененным затворным диэлектриком. Структуру памяти захвата заряда на ловушках разделяют на 5 слоев (рис. 1b): c-Si подложка, туннельный оксид (SiO2), слой захвата заряда (Si3N4), блокирующий оксид (SiO2) и управляющий затвор (poly-Si).
Принцип работы такой памяти включает три части: запись, стирание и чтение. При записи через нижний оксид электроны туннелируют в слой захвата заряда, где захватываются ловушками, что в свою очередь увеличивает значение порогового напряжения. При стирании через нижний оксид дырки туннелируют в слой захвата заряда, уменьшая пороговое напряжение. При чтении определяется, открыт или закрыт транзистор, что интерпретируется записью в транзисторную ячейку «нуля» или «единицы» в текущий момент времени при использовании транзистора.
В данной работе был разработан процесс создания затворной структуры для SONOS-памяти, совместимый с технологией изготовления КМОП ИС с нормами 1,5 мкм. Были получены тестовые ячейки памяти SONOS. Для них были изучены электрофизические характеристики, исследованы зависимости напряжения записи/стирания от толщины слоев и концентрации дефектов туннельного оксида, рассчитаны скорости записи/стирания и разброс окон памяти. Произведена оценка концентрации ловушек в нитриде кремния.
МЕТОДЫ ИССЛЕДОВАНИЯ
Для изготовления кристаллов с ячейками памяти использовались пластины КДБ‑12 (1 0 0). Для химической обработки использовались реактивы: буферный травитель гидродифторид аммония (NH4F + HF), перекисно-соляной раствор (ПСР, HCl : H2O2 : H2O), раствор разбавленной плавиковой кислоты (HF 1 : 50) и перекисно-аммиачный раствор (ПАР, NH4OH : H2O2 : H2O). Для осаждения нитрида кремния: аммиак жидкий химический (NH3), дихлорсилан (SiH2Cl2). Для осаждения барьерного оксида: тетраэтоксисилан ТЭОС, C2H5O)4Si, кислород и аргон газообразный, аммиак жидкий химический. Ячейки памяти были изготовлены по КМОП-технологии 1,5 мкм.
Перед формированием многослойных диэлектрических слоев проводится химическая подготовка исходной поверхности кремниевой подложки. Она состоит из четырех операций: травление предварительно выращенного оксида в буферном травителе, обработка в ПСР, обработка в HF 1 : 50 и обработка в ПАР.
Для получения туннельного оксида кремния использовали двухстадийный процесс. Сначала в системе диффузионной однозонной СДОМ‑3/100-003 выращивали термический оксид в кислороде при температуре 850 °C. Затем слой оксида утоняли до заданной толщины промыванием в растворе плавиковой кислоты.
Слой захвата заряда (Si3N4) был получен методом осаждения из газовой фазы (chemical vapor deposition, CVD) в установке HCVD‑55 при 780 °C с использованием пиролитического процесса разложения смеси NH3 и SiH2Cl2.
Слой блокирующего оксида кремния получали методом CVD в установке Изотрон‑4 при 730 °C. В качестве прекурсора использовался ТЭОС в смеси с кислородом. После осаждения слоя оксида кремния проводили два этапа отжига: в плазме аммиака при 400 °C в HCVD‑52, а затем в кислородной среде при 850 °C в СДОМ‑3/100-003.
Полученные после технологических процессов пленки измеряли с помощью эллипсометра SENTECH SENDIRA. Затвор полученных структур исследовался с помощью просвечивающего электронного микроскопа (ПЭМ) JEM‑2100 plus, Jeol. Электрические параметры структур, такие как вольтамперные характеристики, напряжение и скорость записи и стирания, были измерены с использованием полупроводникового анализатора (B1500A, Agilent) и зондовой станции (PM5, Cascade).
РЕЗУЛЬТАТЫ И ОБСУЖДЕНИЕ
Ячейка памяти типа SONOS представляет собой МОП-транзисторную структуру, в которой затворный диэлектрик состоит из слоя захвата заряда, зажатого между двумя слоями оксида (рис. 1b). В данной работе был предложен маршрут создания ячеек памяти на основе КМОП-маршрута. Исходный КМОП-маршрут на этапе формирования затвора был дополнен операциями для создания многослойной диэлектрической структуры.
На рис. 2а показано схематичное представление затворной структуры с изначально выбранными толщинами и материалами слоев. В качестве туннельного оксида был выбран термический оксид кремния толщиной 25 Å. Выбор такой толщины обусловлен следующими факторами, приведенными ниже. Слой туннельного оксида должен быть достаточно тонким, чтобы уменьшить напряжение для записи и стирания, но при этом его толщина должна быть достаточно большой, чтобы избежать спонтанного квантового туннелирования через слой. Минимальная толщина туннельного слоя на основе оксида кремния должна составлять 18–20 Å [9, 10]. Однако при таких значениях усиливается неравномерность толщины слоя, поэтому толщина туннельного слоя в проектируемой ячейке была выбрана бóльшей с учетом предполагаемого отклонения. В качестве слоя захвата заряда была выбрана пленка нитрида кремния с толщиной 10 нм. Такая толщина слоя выбрана из соображений, что она должна быть минимальной при сохранении достаточной плотности ловушек заряда [1]. В качестве блокирующего слоя, выступающего барьером для минимизации потерь на удержании и нежелательной инжекции заряда с затвора, использовали двухслойную структуру, состоящую из оксида кремния толщиной 8 нм и оксинитрида кремния толщиной 4 нм. Использование дополнительного слоя оксинитрида кремния минимизирует утечку заряда в затвор в сравнении с одним барьерным слоем SiO2 без увеличения напряжения записи и стирания [1].
Перед формированием многослойных диэлектрических слоев проводится химическая подготовка исходной поверхности кремниевой подложки. Она состоит из четырех операций. На первом этапе выполняется травление оксида, выращенного предварительно, в буферном травителе. Затем проводится обработка в ПСР для очистки поверхности кремния от ионов щелочных металлов и некоторых переходных металлов [11]. После ПСР на поверхности пластины образуется неравномерный слой оксида кремния толщиной 1–3 нм, который включает в себя центры дефектообразования. Для его удаления проводили обработку плавиковой кислотой. Затем проводили обработку ПАР для удаления органических загрязнений и ионов металлов и уменьшения дефектности поверхности кремния [11].
После химической обработки выращивали термический оксид толщиной 18 нм, затем утоняли его до 2–3 нм травлением в плавиковой кислоте. Толщины всех слоев на момент получения контролировали с помощью эллипсометрии.
Далее выращивали слой нитрида кремния. Результаты эллипсометрии свидетельствуют, что толщина слоя Si3N4, полученного методом CVD, составила 10–12 нм.
Методом CVD был сформирован слой SiO2 толщиной 12 нм. Последовательным отжигом в плазме аммиака и кислороде часть оксида была преобразована в оксинитрид SiOxNy. Для оптических приложений вышеупомянутая толщина изолирующего слоя МОП около 12 нм недостаточна из-за омических потерь в затворе [3]. Чтобы избежать чрезмерных оптических потерь, толщина верхнего оксидного слоя над нитридным слоем должна быть увеличена. Увеличение толщины слоя приведет к необходимости работы с более высокими напряжениями для захвата / стирания заряда. В рамках данной работы толщина барьерного слоя была выбрана низкой (12 нм) для совместимости с имеющимся оборудованием для исследования свойств ячейки памяти.
Полученные ячейки были исследованы с помощью метода ПЭМ. На рис. 2с показано сечение многослойной затворной структуры. На рисунке видна структура исходного монокристаллического кремния. За ней следует аморфный термический оксид кремния толщиной около (2,5 ± 0,5) нм. На нем лежит слой аморфного нитрида кремния толщиной (11 ± 1) нм, затем остаточный аморфный оксид кремния из ТЭОС (8 ± 1) нм. Закрывает структуру пленка оксинитрида кремния толщиной (4 ± 1) нм, которая сформировалась после отжига в аммиаке.
Для определения минимальных и рабочих значений напряжения записи и стирания были построены зависимости порогового напряжения от напряжения записи и стирания. Напряжение записи варьировали в диапазоне от 6 до 12 В с шагом в 1 В; время записи составляло 10 мс. Напряжение стирания изменяли от –8 до –15 В с шагом 1 В при времени записи 10 мс. Дополнительно для определения окна памяти был произведен процесс стирания при напряжении –15 В в течение 100 и 1000 мс. Рис. 3 иллюстрирует полученные в эксперименте зависимости порогового напряжения от напряжения записи / стирания (по модулю для наглядности).
Как видно из рис. 3, сдвиг порогового напряжения возникает при напряжении записи 9 В. Далее скорость роста порогового напряжения увеличивается вплоть до напряжения записи 13 В. При дальнейшем увеличении напряжения записи ячейка памяти уходит в насыщение. Оптимальным для записи является напряжение 12 В. Из кривой стирания видно, что процесс стирания начинается с напряжения –11 В. Скорость стирания медленно растет вплоть до напряжения –14 В и почти не изменяется для напряжения стирания, равного –15 В. Напряжение стирания –13 В было оптимальным.
В таблице представлены величины напряжения записи и напряжения стирания для ячеек SONOS-памяти, полученных по технологическим процессам с различными топологическими нормами. Анализ таблицы показал, что полученные значения близки к средним напряжениям записи и стирания, а также, что используемые параметры не сильно изменялись при переходе от одной технологии к другой и в первую очередь зависели от структуры ячейки, а не от ее размеров.
С использованием выбранных напряжений записи и стирания была получена зависимость сдвига порогового напряжения от длительности записи / стирания (рис. 4), из которой была определена скорость записи и стирания. Время записи для изменения порогового напряжения от –2 до 0,5 В составило 80 мс. Для стирания в этом же диапазоне требовалось на порядок большее время. Скомпенсировать значительное увеличение времени стирания можно уменьшением окна памяти. Оптимальное значение рабочего окна памяти составило 2 В при средних значениях окон памяти 2,5–3,5 В. Значение рабочего окна памяти 2 В является близким к стандартному [2, 13] в ячейках памяти без использования нитрида кремния с высокой плотностью ловушек [15, 16].
Исходя из всех полученных данных, можно приблизительно оценить среднюю плотность ловушек в слое нитрида кремния. Каждый слой диэлектрика в затворе можно представить как отдельную емкость, а общую емкость можно рассчитать по формуле для последовательно расположенных конденсаторов. Зная общую емкость, из порогового напряжения можно вычислить изменение количества заряда до записи и после нее.
Последующим действием можно рассчитать количество заряда. Далее, пренебрегая малыми влияниями заряда вне нитрида кремния на сдвиг порога, можно рассчитать количество ловушек в нитриде кремния. Рассчитанная таким образом средняя концентрация ловушек в нитриде кремния составила ≈1,1 × 1018 см−3, что соответствует средним значениям (от 5 × 1017 см−3 до 6 × 1018 см−3 по литературным данным [17]) для нитрида кремния без дополнительных модификаций, применяемым в памяти данного типа. Доказана возможность хранения заряда в слое нитрида кремния, что позволяет сделать предположение о том, что последующая модификация барьерного слоя и материала затвора позволит использовать данную технологию для интеграции в фотонные кремниевые устройства, в которых необходимо смещать резонансную частоту [3] за счет изменения поверхностной концентрации носителей заряда.
ВЫВОДЫ
Изготовлены ячейки SONOS памяти в рамках КМОП маршрута с минимальными топологическими нормами 1,5 мкм. Выбраны и проанализированы напряжения и скорости записи и стирания. Определены окно памяти и рабочее окно памяти, плотность ловушек в нитриде кремния, с выводом о допустимости использования стандартных слоев нитрида кремния в первичном приближении. Дальнейшие исследования будут направлены на оценку времени удержания заряда в ячейки памяти и расширении окна памяти.
REFERENCES
Korotcenkov G., Dimitrakis P., Valov I. Metal Oxides for Non-Volatile Memory: Materials, Technology and Applications (Elsevier Metal Oxides series) editors. – AE Amsterdam, Netherlands: Elsevier Inc; 2022. 509 p.
Cypress SONOS Technology (White paper). Infineon SONOS non-volatile memory technology. URL: clck.ru/3ESjc2.
Grajower M, Mazurski N, Shappir J, Levy U. Non-Volatile Silicon Photonics Using Nanoscale Flash Memory Technology. Laser & Photonics Reviews. 2018;12:1700190.
Zhou Y, Han ST, Chen X, Wang F, Tang YB, Roy VAL. An upconverted photonic nonvolatile memory. Nature Communications. 2014 Aug 21;5(1):4720.
Bhattacharyya A. Silicon Based Unified Memory Devices and Technology. Taylor&Francis Group. – Broken Sound Parkway NW: CRC Press; 2017. 545 p.
Dimitrakis P. Charge-Trapping Non-Volatile Memories: Volume 2 – Emerging Materials and Structures. – Springer International Publishing; 2017. 215 p.
Kim S.S, Yong S.K, Kim W, Kang S, Park H.W, Yoon K. J. et al. Review of Semiconductor Flash Memory Devices for Material and Process Issues. Advanced Materials. 2023;35:1–22.
Chen PCY. Threshold-alterable Si-gate MOS devices. IEEE Trans Electron Devices. 1977 May;24(5):584–6.
Wann C, Hu C. High endurance ultra-thin tunnel oxide for dynamic memory application. Electron Devices Meeting, 1988. IEDM ‘88. Technical Digest., International. 1996; 16(11):491–3. DOI:10.1109/IEDM.1995.499354
Libsch F. R., White M. H. Charge transport and storage of low programming voltage SONOS/MONOS memory devices. Solid-State Electronics. 1990;33(1):105–26.
Reinhardt K, Kern W. Handbook of Silicon Wafer Cleaning Technology. Third Edition. William Andrew; 2018. 794 p.
Wu J. L., Kao C. H., Chien H. C., Tsai T. K., Chih Yuan L., Liao C. W. et al. Retention Reliability Improvement of SONOS Non-volatile Memory with N2O Oxidation Tunnel Oxide. Japanese Journal of Applied Physics. 2006 Oct 19;46(10):209–12.
Adams D., Black J., Cunningham G., Lewis R., O’Brien J., Hand B. et al. A 256 kbit (32kx8) EEPROM for >200 °C Applications. Additional Conferences (Device Packaging, HiTEC, HiTEN, & CICMT). 2014;2014(HITEC):000136–41. DOI:10.4071/HITEC‑WA11
Wang Y., Zhao Y., Khan B. M., Doherty C. L., Krayer J. D., White M. A novel SONOS nonvolatile flash memory device using substrate hot-hole injection for write and gate tunneling for erase. Solid-State Electronics. 2004 Oct 1;48:2031–4.
Chiang T. Y., Sheng Y., Wu Y. H., Yang W. High-program/erase-speed SONOS with in situ silicon nanocrystals. Electron Device Letters, IEEE. 2008;29:1148–51.
Choi S., Yang H., Chang M., Baek S., Hwang H., Jeon S. et al. Memory characteristics of silicon nitride with silicon nanocrystals as a charge trapping layer of nonvolatile memory devices. Applied Physics Letters. 2005 Jun 13;86:901–3.
Fujita S., Sasaki A. Dangling Bonds in Memory–Quality Silicon Nitride Films. J. Electrochem Soc. 1985 Feb 1;132(2):398–402.
АВТОРЫ
Габдрахманов А. Э., amiro202020@gmail.com, инженер-технолог, Дизайн Центр «Гетерогенная интеграция», Институт нанотехнологий микроэлектроники РАН (ИНМЭ РАН), Москва.
ORCID: 0009-0002-1195-0944
Рыбачек Е. Н., с. н. с., к. т. н., НПК «Технологический центр», Москва.
ORCID: 0000-0002-3918-4391
Еганова Е. М., с. н.с, к. т.н, Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0001-6534-4179
Рязанцев Д. В., с. н., Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0001-8051-2425
Н. В. Комарова, инженер, к. х. н., Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0002-6148-0971
Кузнецов А. Е., с. н., д. т. н., Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0002-1333-5294
А. Э. Габдрахманов 1, Е. Н. Рыбачек 2, Е. М. Еганова 1, Д. В. Рязанцев 1, Н. В. Комарова 1, А. Е. Кузнецов 1
Дизайн Центр «Гетерогенная интеграция»,
Институт нанотехнологий микроэлектроники РАН, Москва, Россия
Научно-производственный комплекс «Технологический центр», Зеленоград, Москва, Россия
В данной работе предложен процесс создания ячейки памяти типа SONOS с улучшенной структурой в рамках КМОП маршрута по технологическим нормам 1,5 мкм с возможностью интеграции в кремниевую фотонику. Полученная память обладает напряжением записи 12 В и стирания –13 В. Скорость записи составляет 80 мс. Окно памяти составляет более 3 В при рабочем окне в 2 В.
Ключевые слова: энергонезависимая память, память захвата заряда на ловушках, SONOS, электрофизические характеристики ячейки памяти, кремниевая фотоника
Статья получена: 14.11.2024
Статья принята: 28.11.2024
ВВЕДЕНИЕ
В современном мире с каждым годом возрастает потребность в устройствах с энергонезависимой памятью (NVM – non-volatile memory). В ряде случаев востребованы устройства с высокой энергоэффективностью или радиационной стойкостью, которые не характерны для классической флэш-памяти [1, 2]. В связи с этим возникает необходимость в разработке альтернатив классической флэш-памяти. Появление кремниевой фотонной технологии позволяет расширить возможность использования энергонезависимой памяти в области оптической сигнализации, модуляции, переключении, фильтрации и других областях [3, 4] для создания фотонной памяти, резонаторов и интерферометров. Фотонное хранение данных значительно повысило бы производительность в существующих вычислительных архитектурах за счет сокращения задержек, связанных с электрической памятью, и потенциального устранения оптоэлектронных преобразований. Кроме того, использование энергонезависимой памяти захвата заряда в нанофотонных резонаторах позволило бы осуществить их настройку резонанса путем изменения концентрации свободных носителей заряда в кремниевом слое наноразмерных волноводов [3].
В классической флэш-памяти используются ячейки на основе плавающего затвора [5]. Альтернативой им являются ячейки памяти захвата заряда на ловушках [4, 5]. Также некоторые авторы выделяют как отдельный подтип нанокристаллическую память [5].
Память с «плавающим» затвором (Floating Gate, FG) является наиболее распространенным решением [2, 5], хотя FG-память хуже по многим характеристикам, чем память с захватом заряда [5]. Ее доминирование на рынке NVM устройств обусловлено более ранним ее появлением, большим количеством исследований с ее внедрением в производство и последующей коммерциализацией, а также простым принципом хранения [5]. Ячейка памяти с плавающим затвором представляет собой МОП-транзистор, в котором стандартный затворный диэлектрик состоит из поликремневого слоя, зажатого между двух диэлектриков, в котором и хранится заряд [6, 7]. На рис. 1а представлена условная схема стандартной ячейки такой памяти.
В памяти с захватом заряда на ловушках (Charge Trapping Memory), в отличие от FG памяти для хранения заряда, используется слой диэлектрика [5], например, нитрида кремния [1, 6]. Сам заряд при инжекции или туннелировании захватывается ловушками. Пример структуры такой ячейки памяти представлен на рис. 1b. У такой памяти есть ряд преимуществ перед FG памятью, а именно [1,5]:
- более высокая долговечность, как минимум на один-два порядка превышающая показатели ячеек FG (≈107 циклов записи/стирания);
- более низкие напряжения программирования и стирания, обычно почти вдвое ниже, чем для FG устройств памяти;
- менее сложная структура ячейки в сравнении с FG-памятью, требующая меньшего количества фотолитографий [6];
- двойная плотность битов (Благодаря дискретному и локальному хранению зарядов в слое захвата заряда, одна ячейка может быть использована для хранения 2‑х битов информации. При инжекции горячими носителями записывает область рядом со стоком.
устойчивость к радиации благодаря улавливанию заряда на ловушках по сравнению с устройствами FG, в которых заряд хранится в объеме поликремния.
Для формирования ячеек памяти захвата заряда на ловушках могут быть использованы разные материалы, характеристики которых соответствуют функции каждого из слоев ячейки. Память типа SONOS (Silicon-Oxide-Nitride-Oxide-Silicon, [8]) является классическим вариантом памяти захвата заряда на ловушках [1, 6]. Ячейка такой памяти представляет собой транзистор с измененным затворным диэлектриком. Структуру памяти захвата заряда на ловушках разделяют на 5 слоев (рис. 1b): c-Si подложка, туннельный оксид (SiO2), слой захвата заряда (Si3N4), блокирующий оксид (SiO2) и управляющий затвор (poly-Si).
Принцип работы такой памяти включает три части: запись, стирание и чтение. При записи через нижний оксид электроны туннелируют в слой захвата заряда, где захватываются ловушками, что в свою очередь увеличивает значение порогового напряжения. При стирании через нижний оксид дырки туннелируют в слой захвата заряда, уменьшая пороговое напряжение. При чтении определяется, открыт или закрыт транзистор, что интерпретируется записью в транзисторную ячейку «нуля» или «единицы» в текущий момент времени при использовании транзистора.
В данной работе был разработан процесс создания затворной структуры для SONOS-памяти, совместимый с технологией изготовления КМОП ИС с нормами 1,5 мкм. Были получены тестовые ячейки памяти SONOS. Для них были изучены электрофизические характеристики, исследованы зависимости напряжения записи/стирания от толщины слоев и концентрации дефектов туннельного оксида, рассчитаны скорости записи/стирания и разброс окон памяти. Произведена оценка концентрации ловушек в нитриде кремния.
МЕТОДЫ ИССЛЕДОВАНИЯ
Для изготовления кристаллов с ячейками памяти использовались пластины КДБ‑12 (1 0 0). Для химической обработки использовались реактивы: буферный травитель гидродифторид аммония (NH4F + HF), перекисно-соляной раствор (ПСР, HCl : H2O2 : H2O), раствор разбавленной плавиковой кислоты (HF 1 : 50) и перекисно-аммиачный раствор (ПАР, NH4OH : H2O2 : H2O). Для осаждения нитрида кремния: аммиак жидкий химический (NH3), дихлорсилан (SiH2Cl2). Для осаждения барьерного оксида: тетраэтоксисилан ТЭОС, C2H5O)4Si, кислород и аргон газообразный, аммиак жидкий химический. Ячейки памяти были изготовлены по КМОП-технологии 1,5 мкм.
Перед формированием многослойных диэлектрических слоев проводится химическая подготовка исходной поверхности кремниевой подложки. Она состоит из четырех операций: травление предварительно выращенного оксида в буферном травителе, обработка в ПСР, обработка в HF 1 : 50 и обработка в ПАР.
Для получения туннельного оксида кремния использовали двухстадийный процесс. Сначала в системе диффузионной однозонной СДОМ‑3/100-003 выращивали термический оксид в кислороде при температуре 850 °C. Затем слой оксида утоняли до заданной толщины промыванием в растворе плавиковой кислоты.
Слой захвата заряда (Si3N4) был получен методом осаждения из газовой фазы (chemical vapor deposition, CVD) в установке HCVD‑55 при 780 °C с использованием пиролитического процесса разложения смеси NH3 и SiH2Cl2.
Слой блокирующего оксида кремния получали методом CVD в установке Изотрон‑4 при 730 °C. В качестве прекурсора использовался ТЭОС в смеси с кислородом. После осаждения слоя оксида кремния проводили два этапа отжига: в плазме аммиака при 400 °C в HCVD‑52, а затем в кислородной среде при 850 °C в СДОМ‑3/100-003.
Полученные после технологических процессов пленки измеряли с помощью эллипсометра SENTECH SENDIRA. Затвор полученных структур исследовался с помощью просвечивающего электронного микроскопа (ПЭМ) JEM‑2100 plus, Jeol. Электрические параметры структур, такие как вольтамперные характеристики, напряжение и скорость записи и стирания, были измерены с использованием полупроводникового анализатора (B1500A, Agilent) и зондовой станции (PM5, Cascade).
РЕЗУЛЬТАТЫ И ОБСУЖДЕНИЕ
Ячейка памяти типа SONOS представляет собой МОП-транзисторную структуру, в которой затворный диэлектрик состоит из слоя захвата заряда, зажатого между двумя слоями оксида (рис. 1b). В данной работе был предложен маршрут создания ячеек памяти на основе КМОП-маршрута. Исходный КМОП-маршрут на этапе формирования затвора был дополнен операциями для создания многослойной диэлектрической структуры.
На рис. 2а показано схематичное представление затворной структуры с изначально выбранными толщинами и материалами слоев. В качестве туннельного оксида был выбран термический оксид кремния толщиной 25 Å. Выбор такой толщины обусловлен следующими факторами, приведенными ниже. Слой туннельного оксида должен быть достаточно тонким, чтобы уменьшить напряжение для записи и стирания, но при этом его толщина должна быть достаточно большой, чтобы избежать спонтанного квантового туннелирования через слой. Минимальная толщина туннельного слоя на основе оксида кремния должна составлять 18–20 Å [9, 10]. Однако при таких значениях усиливается неравномерность толщины слоя, поэтому толщина туннельного слоя в проектируемой ячейке была выбрана бóльшей с учетом предполагаемого отклонения. В качестве слоя захвата заряда была выбрана пленка нитрида кремния с толщиной 10 нм. Такая толщина слоя выбрана из соображений, что она должна быть минимальной при сохранении достаточной плотности ловушек заряда [1]. В качестве блокирующего слоя, выступающего барьером для минимизации потерь на удержании и нежелательной инжекции заряда с затвора, использовали двухслойную структуру, состоящую из оксида кремния толщиной 8 нм и оксинитрида кремния толщиной 4 нм. Использование дополнительного слоя оксинитрида кремния минимизирует утечку заряда в затвор в сравнении с одним барьерным слоем SiO2 без увеличения напряжения записи и стирания [1].
Перед формированием многослойных диэлектрических слоев проводится химическая подготовка исходной поверхности кремниевой подложки. Она состоит из четырех операций. На первом этапе выполняется травление оксида, выращенного предварительно, в буферном травителе. Затем проводится обработка в ПСР для очистки поверхности кремния от ионов щелочных металлов и некоторых переходных металлов [11]. После ПСР на поверхности пластины образуется неравномерный слой оксида кремния толщиной 1–3 нм, который включает в себя центры дефектообразования. Для его удаления проводили обработку плавиковой кислотой. Затем проводили обработку ПАР для удаления органических загрязнений и ионов металлов и уменьшения дефектности поверхности кремния [11].
После химической обработки выращивали термический оксид толщиной 18 нм, затем утоняли его до 2–3 нм травлением в плавиковой кислоте. Толщины всех слоев на момент получения контролировали с помощью эллипсометрии.
Далее выращивали слой нитрида кремния. Результаты эллипсометрии свидетельствуют, что толщина слоя Si3N4, полученного методом CVD, составила 10–12 нм.
Методом CVD был сформирован слой SiO2 толщиной 12 нм. Последовательным отжигом в плазме аммиака и кислороде часть оксида была преобразована в оксинитрид SiOxNy. Для оптических приложений вышеупомянутая толщина изолирующего слоя МОП около 12 нм недостаточна из-за омических потерь в затворе [3]. Чтобы избежать чрезмерных оптических потерь, толщина верхнего оксидного слоя над нитридным слоем должна быть увеличена. Увеличение толщины слоя приведет к необходимости работы с более высокими напряжениями для захвата / стирания заряда. В рамках данной работы толщина барьерного слоя была выбрана низкой (12 нм) для совместимости с имеющимся оборудованием для исследования свойств ячейки памяти.
Полученные ячейки были исследованы с помощью метода ПЭМ. На рис. 2с показано сечение многослойной затворной структуры. На рисунке видна структура исходного монокристаллического кремния. За ней следует аморфный термический оксид кремния толщиной около (2,5 ± 0,5) нм. На нем лежит слой аморфного нитрида кремния толщиной (11 ± 1) нм, затем остаточный аморфный оксид кремния из ТЭОС (8 ± 1) нм. Закрывает структуру пленка оксинитрида кремния толщиной (4 ± 1) нм, которая сформировалась после отжига в аммиаке.
Для определения минимальных и рабочих значений напряжения записи и стирания были построены зависимости порогового напряжения от напряжения записи и стирания. Напряжение записи варьировали в диапазоне от 6 до 12 В с шагом в 1 В; время записи составляло 10 мс. Напряжение стирания изменяли от –8 до –15 В с шагом 1 В при времени записи 10 мс. Дополнительно для определения окна памяти был произведен процесс стирания при напряжении –15 В в течение 100 и 1000 мс. Рис. 3 иллюстрирует полученные в эксперименте зависимости порогового напряжения от напряжения записи / стирания (по модулю для наглядности).
Как видно из рис. 3, сдвиг порогового напряжения возникает при напряжении записи 9 В. Далее скорость роста порогового напряжения увеличивается вплоть до напряжения записи 13 В. При дальнейшем увеличении напряжения записи ячейка памяти уходит в насыщение. Оптимальным для записи является напряжение 12 В. Из кривой стирания видно, что процесс стирания начинается с напряжения –11 В. Скорость стирания медленно растет вплоть до напряжения –14 В и почти не изменяется для напряжения стирания, равного –15 В. Напряжение стирания –13 В было оптимальным.
В таблице представлены величины напряжения записи и напряжения стирания для ячеек SONOS-памяти, полученных по технологическим процессам с различными топологическими нормами. Анализ таблицы показал, что полученные значения близки к средним напряжениям записи и стирания, а также, что используемые параметры не сильно изменялись при переходе от одной технологии к другой и в первую очередь зависели от структуры ячейки, а не от ее размеров.
С использованием выбранных напряжений записи и стирания была получена зависимость сдвига порогового напряжения от длительности записи / стирания (рис. 4), из которой была определена скорость записи и стирания. Время записи для изменения порогового напряжения от –2 до 0,5 В составило 80 мс. Для стирания в этом же диапазоне требовалось на порядок большее время. Скомпенсировать значительное увеличение времени стирания можно уменьшением окна памяти. Оптимальное значение рабочего окна памяти составило 2 В при средних значениях окон памяти 2,5–3,5 В. Значение рабочего окна памяти 2 В является близким к стандартному [2, 13] в ячейках памяти без использования нитрида кремния с высокой плотностью ловушек [15, 16].
Исходя из всех полученных данных, можно приблизительно оценить среднюю плотность ловушек в слое нитрида кремния. Каждый слой диэлектрика в затворе можно представить как отдельную емкость, а общую емкость можно рассчитать по формуле для последовательно расположенных конденсаторов. Зная общую емкость, из порогового напряжения можно вычислить изменение количества заряда до записи и после нее.
Последующим действием можно рассчитать количество заряда. Далее, пренебрегая малыми влияниями заряда вне нитрида кремния на сдвиг порога, можно рассчитать количество ловушек в нитриде кремния. Рассчитанная таким образом средняя концентрация ловушек в нитриде кремния составила ≈1,1 × 1018 см−3, что соответствует средним значениям (от 5 × 1017 см−3 до 6 × 1018 см−3 по литературным данным [17]) для нитрида кремния без дополнительных модификаций, применяемым в памяти данного типа. Доказана возможность хранения заряда в слое нитрида кремния, что позволяет сделать предположение о том, что последующая модификация барьерного слоя и материала затвора позволит использовать данную технологию для интеграции в фотонные кремниевые устройства, в которых необходимо смещать резонансную частоту [3] за счет изменения поверхностной концентрации носителей заряда.
ВЫВОДЫ
Изготовлены ячейки SONOS памяти в рамках КМОП маршрута с минимальными топологическими нормами 1,5 мкм. Выбраны и проанализированы напряжения и скорости записи и стирания. Определены окно памяти и рабочее окно памяти, плотность ловушек в нитриде кремния, с выводом о допустимости использования стандартных слоев нитрида кремния в первичном приближении. Дальнейшие исследования будут направлены на оценку времени удержания заряда в ячейки памяти и расширении окна памяти.
REFERENCES
Korotcenkov G., Dimitrakis P., Valov I. Metal Oxides for Non-Volatile Memory: Materials, Technology and Applications (Elsevier Metal Oxides series) editors. – AE Amsterdam, Netherlands: Elsevier Inc; 2022. 509 p.
Cypress SONOS Technology (White paper). Infineon SONOS non-volatile memory technology. URL: clck.ru/3ESjc2.
Grajower M, Mazurski N, Shappir J, Levy U. Non-Volatile Silicon Photonics Using Nanoscale Flash Memory Technology. Laser & Photonics Reviews. 2018;12:1700190.
Zhou Y, Han ST, Chen X, Wang F, Tang YB, Roy VAL. An upconverted photonic nonvolatile memory. Nature Communications. 2014 Aug 21;5(1):4720.
Bhattacharyya A. Silicon Based Unified Memory Devices and Technology. Taylor&Francis Group. – Broken Sound Parkway NW: CRC Press; 2017. 545 p.
Dimitrakis P. Charge-Trapping Non-Volatile Memories: Volume 2 – Emerging Materials and Structures. – Springer International Publishing; 2017. 215 p.
Kim S.S, Yong S.K, Kim W, Kang S, Park H.W, Yoon K. J. et al. Review of Semiconductor Flash Memory Devices for Material and Process Issues. Advanced Materials. 2023;35:1–22.
Chen PCY. Threshold-alterable Si-gate MOS devices. IEEE Trans Electron Devices. 1977 May;24(5):584–6.
Wann C, Hu C. High endurance ultra-thin tunnel oxide for dynamic memory application. Electron Devices Meeting, 1988. IEDM ‘88. Technical Digest., International. 1996; 16(11):491–3. DOI:10.1109/IEDM.1995.499354
Libsch F. R., White M. H. Charge transport and storage of low programming voltage SONOS/MONOS memory devices. Solid-State Electronics. 1990;33(1):105–26.
Reinhardt K, Kern W. Handbook of Silicon Wafer Cleaning Technology. Third Edition. William Andrew; 2018. 794 p.
Wu J. L., Kao C. H., Chien H. C., Tsai T. K., Chih Yuan L., Liao C. W. et al. Retention Reliability Improvement of SONOS Non-volatile Memory with N2O Oxidation Tunnel Oxide. Japanese Journal of Applied Physics. 2006 Oct 19;46(10):209–12.
Adams D., Black J., Cunningham G., Lewis R., O’Brien J., Hand B. et al. A 256 kbit (32kx8) EEPROM for >200 °C Applications. Additional Conferences (Device Packaging, HiTEC, HiTEN, & CICMT). 2014;2014(HITEC):000136–41. DOI:10.4071/HITEC‑WA11
Wang Y., Zhao Y., Khan B. M., Doherty C. L., Krayer J. D., White M. A novel SONOS nonvolatile flash memory device using substrate hot-hole injection for write and gate tunneling for erase. Solid-State Electronics. 2004 Oct 1;48:2031–4.
Chiang T. Y., Sheng Y., Wu Y. H., Yang W. High-program/erase-speed SONOS with in situ silicon nanocrystals. Electron Device Letters, IEEE. 2008;29:1148–51.
Choi S., Yang H., Chang M., Baek S., Hwang H., Jeon S. et al. Memory characteristics of silicon nitride with silicon nanocrystals as a charge trapping layer of nonvolatile memory devices. Applied Physics Letters. 2005 Jun 13;86:901–3.
Fujita S., Sasaki A. Dangling Bonds in Memory–Quality Silicon Nitride Films. J. Electrochem Soc. 1985 Feb 1;132(2):398–402.
АВТОРЫ
Габдрахманов А. Э., amiro202020@gmail.com, инженер-технолог, Дизайн Центр «Гетерогенная интеграция», Институт нанотехнологий микроэлектроники РАН (ИНМЭ РАН), Москва.
ORCID: 0009-0002-1195-0944
Рыбачек Е. Н., с. н. с., к. т. н., НПК «Технологический центр», Москва.
ORCID: 0000-0002-3918-4391
Еганова Е. М., с. н.с, к. т.н, Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0001-6534-4179
Рязанцев Д. В., с. н., Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0001-8051-2425
Н. В. Комарова, инженер, к. х. н., Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0002-6148-0971
Кузнецов А. Е., с. н., д. т. н., Дизайн Центр «Гетерогенная интеграция», ИНМЭ РАН, Москва.
ORCID: 0000-0002-1333-5294
Отзывы читателей
